高精度Sigma-Delta ADC芯片設(shè)計(jì)研究

打開(kāi)文本圖片集

摘 要：Sigma-Delta ADC利用過(guò)采樣技術(shù)和噪聲整形技術(shù)提升轉(zhuǎn)換精度，高轉(zhuǎn)換精度需要高過(guò)采樣率，嚴(yán)重限制了電路的轉(zhuǎn)換速度，本文針對(duì)高速高精度模數(shù)轉(zhuǎn)換需求，提出基于高階調(diào)制器結(jié)構(gòu)、多比特量化和雙采樣技術(shù)的ADC結(jié)構(gòu)，降低高精度轉(zhuǎn)換所需的過(guò)采樣率需求，提高電路的轉(zhuǎn)換速度;結(jié)合帶有前饋支路的單環(huán)調(diào)制器結(jié)構(gòu)和多比特量化方式，大力縮減積分器輸出擺幅，降低放大器設(shè)計(jì)難度和功耗，解決多級(jí)級(jí)聯(lián)結(jié)構(gòu)的穩(wěn)定性差問(wèn)題。（剩余5469字）