基于集成電路版圖技術(shù)的芯片ESD保護(hù)結(jié)構(gòu)設(shè)計(jì)

打開(kāi)文本圖片集

關(guān)鍵詞：ESD靜電放電；芯片保護(hù)；集成電路；版圖設(shè)計(jì)；Aether設(shè)計(jì)軟件

0 前言

在當(dāng)前的MOS集成電路領(lǐng)域，ESD（靜電放電）已成為影響電路性能的關(guān)鍵因素。雖然靜電放電對(duì)傳統(tǒng)電子元件的影響微小且難以察覺(jué)，但對(duì)于高密度集成電路元件而言，靜電電場(chǎng)和放電電流可能導(dǎo)致元件失效，或產(chǎn)生隱蔽的“軟擊穿”現(xiàn)象。（剩余6331字）