嵌入式電容層析成像系統(tǒng)的成像加速方法研究

打開文本圖片集

摘要：為了提高嵌入式系統(tǒng)設(shè)計(jì)中電容層析成像（ECT）的圖像重構(gòu)速度，研究了一種針對(duì)進(jìn)階精簡(jiǎn)指令集機(jī)器加上現(xiàn)場(chǎng)可編程門陣列（ARM+FPGA）硬件架構(gòu)的圖像重構(gòu)算法加速技術(shù)。針對(duì)廣泛應(yīng)用且魯棒的Landweber迭代算法（ILA），首先分析算法結(jié)構(gòu)，然后基于FPGA的流水線特點(diǎn)，改進(jìn)ILA涉及的循環(huán)結(jié)構(gòu)，從而達(dá)到加速的效果。（剩余13416字）