基于ATE的高速DAC射頻參數(shù)SFDR測試技術(shù)優(yōu)化

打開文本圖片集

摘  要： 利用集成電路自動測試設(shè)備（ATE）測試高速DAC射頻參數(shù)時，由于ATE測試板PCB走線較長、損耗較大以及機臺提供的信號抖動比實裝大等原因，導(dǎo)致ATE上高速DAC射頻參數(shù)測試指標(biāo)低于實裝測試值。為此，文中介紹DAC電路的工作原理和測試方法；其次為解決上述問題，對測試碼的生成以及PCB的布局等進(jìn)行一系列改進(jìn)，并將改進(jìn)前后的測試值與典型值進(jìn)行對比。（剩余6382字）