一種節(jié)省硬件資源的DFT實(shí)現(xiàn)算法研究

打開文本圖片集

摘要：工程項(xiàng)目中DFT算法實(shí)現(xiàn)需使用大量FPGA資源。文章設(shè)計(jì)一種非2n點(diǎn)數(shù)的DFT算法，通過算法流程的改進(jìn)、旋轉(zhuǎn)因子的周期性，該算法可大量減少DFT的運(yùn)算量，并在FPGA芯片上予以實(shí)現(xiàn)。實(shí)驗(yàn)仿真表明該算法優(yōu)化了硬件資源，減少了存儲資源和DSP資源。文章算法解決了工程DFT應(yīng)用使用資源多的問題。

關(guān)鍵詞：DFT；資源；FPGA

中圖分類號：中圖分類號  文獻(xiàn)標(biāo)志碼：A文獻(xiàn)標(biāo)志碼

0 引言

FPGA處理DFT運(yùn)算，F(xiàn)PGA有內(nèi)置高速乘法和加法器，高速性能好，處理速度快。（剩余3875字）